uboot下网口灯不亮，一般都是网口PHY芯片未初始化。能够进进 u-boot下，运行mii号令或者mdio号令查看，miireadphy_idregaddr；能够看能否能够读到芯片ID。答复内容仅供参考。
车载以太网（上）
车载以太网的呈现布景楼主就不多做赘述了，其实次要是因汽车E/E架构和功用的复杂度提拔而带来的对车辆数据传输带宽进步和通信体例改动（基于办事的通信-SOA）的需求。
就目前汽车总线的利用 情状 ，成本低、可靠性高、利用 普及 的有Lin、CAN通信，CAN FD也是比来几年才逐步得到利用 ，而FlexRay、车载Ethernet等基于成本因素，目前次要在高端车型中利用。
此中楼主之前介绍的FlexRay后续得到普及 利用 的可能性楼主认为不是很大，起首成本方面与车载以太网差不多而通信速度又远低于它，而陪伴着将来智能化、网联化的趋向，车载Ethernet在将来得到妥帖 的可能性要比FlexRay高良多。需要重视 的是CAN FD在市场妥帖 施行还没有几年，第三代CAN总线-CAN XL也即将退场，CAN XL传输速度将到达10Mbit/s，可填补CAN FD和百兆车载以太网（100BASE-T1）之间的鸿沟，从那点也能够看出车载通信的快速开展及对通信带宽的越来越高的要求，同时也可从另一方面阐明 FlexRay的为难。当然所有总线的利用 都是分所在的域和场景的，例如关于平安要求很高的场所，摘 用了基于时间触发机造的FlexRay因实时性和确定性更高则更适宜 。
在车载收集方面，玩家是良多的，也推出了各自的原则 ，如下：
此中OPEN Alliance和电器与电子工程师协会（IEEE）造定的原则 是车载以太网范畴比重更大和利用 最普遍的，例如我们熟知的100BASE-T1和1000BASE-T1。
自1980年以来，IEEE不断负责以太网的庇护 、开发和原则 化。虽然各个公司都可供给专有的以太网处理计划，但大大都时候公司城市交给IEEE停止原则 化以确保更普遍的利用 。802工做组则专门负责以太网，因而，所有与以太网相关的原则 都以802开头（例如，IEEE 802.1，IEEE 802.2，IEEE 802.3等）。
OPEN Alliance SIG是由汽车造造商和赐与 商构成的联盟，目标是促进以太网在汽车工业中的进一步开展。OPEN Alliance SIG与IEEE协做 ，将汽车以太网转换为通用原则 。就目前的车载以太网原则 方面，支流原则 的是如下几个，目前次要是第二个100BASE-T1：用单对双绞线实现100Mbit/s的数据传输，走的靠前的OEM则利用更快的千兆以太网。
OSI七层收集模子（OSI=Open Systems Interconnection）是互联网开展过程中一个很重要的模子。OSI是一个开放性的通信系统互连参考模子，其含义就是定见 所有公司利用那个标准来掌握 收集。只要同一通信标准时，才气实现实正的互联化。OSI 七层模子及通信互联的传输过程，如下图所示：
OSI 七层收集模子是一个抱负的收集参考模子， TCP/IP模子 是已经被现实普遍利用 于因特网的收集分层模子。 TCP/IP 模子没有对 OSI 的 5~7 层做严厉 区分，统称为利用 层 。
车载以太网是基于 TCP/IP 的收集分层模子 ，并由 OPEN 和 AUTOSAR 等联盟对以太网相关协议停止了标准和填补 。
以太网的收集拓扑构造有点对点形式、类似于CAN或LIN的总线形式、链式和星型等形式：
也有由上面几种形式的组合形式：
当然如今多个节点的车载以太网的互联互通需要交换机Switch， Switch的感化 如下：
从硬件的角度看，以太网接口电路次要由 MAC（Media Access Control）掌握 器和物理层接口PHY（Physical Layer，PHY） 两大部门构成，如下图所示：
MAC及PHY工做在OSI七层模子的数据链路层和物理层， 如下
PHY和MAC之间是若何传送数据和彼此沟通的呢？MAC与PHY之间通过两个接口毗连，别离 为SMI接口和MII接口。
MII（Media Independent Interface）即媒体独立接口，MII接口是MAC与PHY毗连的原则 接口，以太网MAC通过该接口发出数据帧颠末PHY后传输到其他收集节点上，同时其他收集节点的数据先颠末PHY后再由MAC领受。MII是IEEE-802.3定义的以太网行业原则 ，MII接口供给了MAC与PHY之间、PHY与STA(Station Management)之间的互联手艺，该接口撑持10Mb/s与100Mb/s的数据传输速度，数据传输的位宽为4位。 "媒体独立"表白在不合错误MAC硬件从头设想或替代的情状 下，任何类型的PHY设备都能够一般工做 。802.3协议最多撑持32个PHY，但有必然的限造：要契合协议要求的connector特征。
SMI喊 串行治理 接口，以太网MAC通过该接口能够拜候PHY的存放器，通过对那些存放器操做可对PHY停止掌握 和治理 。SMI接口包罗MDIO（掌握 和治理 PHY以获取PHY的形态）和MDC（为MDIO供给时钟）。MDC由MAC供给，MDIO是一根双向的数据线。用来传送MAC层的掌握 信息和物理层的形态信息。MDIO数据与MDC时钟同步，在MDC上升沿有效。
由此可见，MAC 和PHY，一个是数据链路层，一个是物理层；两者通过MII传送数据。 因而 Ethernet的接口本色是MAC通过MII总线掌握 PHY的过程 。
MII接口后续又衍生了良多其他版本，如RMII、GMII、SGMII、RGMII等。那里简要介绍此中的MII和RMII，如下图所示。 MII共利用了16根线。此中CRS与COL只在半双工形式有效，而车载以太网固定工做在全双工形式下，故利用 在汽车情况需要14根线 。
RMII是精简版的MII，数据发送领受均为两根，比拟MII削减了4根，别的它整合或减往 了一根线，最末RMII只要8根线RMII的接口如下：
在现实的设想中，以上三部门其实不必然独立分隔的。因为，PHY整合了大量模仿硬件，而MAC是典型的全数字器件。考虑到芯全面积及模仿/数字混合架构的原因，凡是， 将MAC集成进微掌握 器而将PHY留在片外 。更乖巧 、密度更高的芯片手艺已经能够实现MAC和PHY的单芯片整合，可分为下列几品种型:
CPU集成MAC与PHY，目前来说其实不多见：
CPU集成MAC，PHY摘 用独立芯片，那种在车载以太网上是支流体例，因嵌进 式芯片厂商一般都将MAC集成在MCU内部，而PHY芯片则由OEM或掌握 器赐与 商本身抉择 ：
CPU不集成MAC与PHY，MAC与PHY摘 用集成芯片。那种在消费用以太网上比力比力常见，如电脑的网卡有那种体例的。
在以太网毗连线束上，车载以太网与消费用以太网也是差别的，起首消费用以太网的原则 次要摘 用10BASE-2、10/100BASE-TX和1000BASE-T，此中 1000BASE-T是利用RJ45接口，需要四对双绞线共8根线 停止数据传输，而 10/100BASE-TX则是只利用四对双绞线此中的两对共4根线 停止数据传输，如下是100BASE-TX的示企图（利用了两对双绞线）。
在很早之前的10BASE-2则是同轴电缆停止数据传输，因而消费类以太网摘 用线束总结如下：
而 车载以太网一般都根本摘 用带T1的原则 ，如IEEE 100BASE-T1（以前称为OABR）、IEEE 1000BASE-T1，那些都利用 一对双绞线共两根线 停止数据传输：
其次在编码体例上， 1000BASE-T次要摘 用PAM5 的编码体例：
而 车载以太网100BASE-T1和1000BASE-T1次要摘 用PAM3 的编码体例。
从上面可知，车载以太网次要摘 用基于一对双绞线停止数据传输的100BASE-T1或1000BASE-T1原则 ，而我们电脑则利用RJ45接口摘 用基于4对双绞线停止数据传输的1000BASE-TX原则 ，因而当我们用电脑丈量掌握 器以太网时，有时需要转换器，如下：
参考文献：
1、Ethernet introduction（BOSCH、Tektronix、Vector、CSDN等材料）
若何通过MDIO接口拜候外部的PHY？最初修改: 2012 年9 月11 日 产物类别: IP 产物范畴: 通信,接口及外设 产物子范畴: IP 规格及协议 软件: Quartus II PC 器件系列: ARRIA II GX 题目阐明 嵌进 式外设用户手册（Embedded Peripheral IP User Guide）13-5页13-3表中，对MDIO核的存放器描述有一个错误。该表指出MDIO_DEVAD，MDIO_PRTAD和MDIO_REGAD的地址偏移量为0x20，而 MDIO_ACCESS的地址偏移量为0x21。现实上，那两个地址偏移量值应该正好相反，前者为0x21，后者为0x20。重视 ：存放器地址偏移量0x20和0x21等指的是字（word）地址，响应的字节（byte）地址应别离 为0x80和0x84。写操做 通过MDIO接口写外部PHY的过程如下：1. 施行一个Avalon�0�3-MM 主设备到MDIO核的写操做，地址偏移量为0x21，指定要拜候的外部PHY设备地址（MDIO_DEVAD），端口地址（MDIO_PRTAD）和存放器地址（MDIO_REGAD）。. 一旦数据被写进MDIO_ACCESS存放器，MDIO核起头生成MDIO写操做帧（MDIO WRITE frame），该帧包罗MDIO偏移量0x20和0x21处的存放器内容。该帧随即被发送给目标 PHY，发送地址在MDIO_REGAD 中指定（即MDIO偏移量为0x20的存放器内容的[31:16]比特位). 读操做 通过MDIO接口读外部PHY的过程如下：1. 施行一个Avalon�0�3-MM 主设备到MDIO核的写操做，地址偏移量为0x21，指定要拜候的外部PHY设备地址（MDIO_DEVAD），端口地址（MDIO_PRTAD）和存放器地址（MDIO_REGAD）。. 当倡议一个对MDIO_ACCESS存放器的读操做时，MDIO核起头生成MDIO读操做帧（MDIO READ frame），该帧包罗MDIO偏移量0x21处的存放器内容。做为应答，外部PHY将被读的存放器值送回MDIO核，该值被MDIO核写进 偏移量0x20的MDIO_ACCESS存放器。上面的描述对MegaWizard�0�3流程和SOPC Builder流程都是适用的。
先辈封拆市场恐生变近日，有台湾地域媒体报导，台积电已将2.5D封拆手艺CoWoS（Chip On Wafer On Substrate）营业的部门流程（On Substrate，简称oS）外包给了OSAT厂商，次要集中在小批量定造产物方面。而类似的协做 形式估量 将在将来的3D IC封拆中陆续 存在。
CoWoS手艺先将芯片通过Chip on Wafer（CoW）的封拆造程毗连至硅晶圆，再把CoW芯片与基板毗连（oS）。
台积电拥有高度主动化的晶圆级封拆手艺，而oS流程无法实现主动化的部门较多，需要更多人力，而日月光（ASE）、矽品、安靠（Amkor）等顶尖OSAT厂商在oS流程处置方面的体味 更多。
在过往 几年里，台积电已经陆续将部门封拆营业的oS流程外包给了上述OSAT厂商，包罗利用FOWLP和InFO封拆工艺的HPC芯片。
动静人士称，在封拆营业方面，台积电更赚钱的是晶圆级SiP手艺，如CoW和WoW，其次是FOWLP和InFO，而oS的利润更低。因为异构芯片集成需求显著增长，估量 台积电会将更多的低利润封拆营业交给OSAT。
无论以上动静能否失实，在造程工艺朝上进步 困难的当下，先辈封拆的重要性愈加凸出，而台积电做为领先企业，其先辈造程和封拆高度合成 才能将引领此后几年的芯片封拆市场，响应行为对市场格局也会产生影响。
先辈封拆市场快速升温
Yole揣测 ，2017~2022 年，全球先辈封拆手艺：2.5D3D，Fan-out，Flip-Chip的收进 年复合增长率别离 为28%、36%和8%，而同期全球封测行业收进 年复合增长率为3.5%，明显领先于传统封拆市场。2021年，OSAT厂商将破费不低于67亿美圆用于先辈封拆的手艺研发、设备摘 购和根底设备建立。此外，不但是OSAT，台积电和英特尔也在先辈封拆上破费浩荡 。
在那场竞赛中，最夺 眼的有5家企业，别离 是日月光、台积电、英特尔、Amkor和江苏长电（JCET）。此中，台积电方案在2021年斥资25亿至28亿美圆，以基于其 InFO、CoWoS 和 SoIC 的产物线来建立封拆厂。Yole估量 ，台积电在2020年从先辈封拆中获得了36亿美圆的营收。
别的，OSAT霸主日月光公布 ，将向其晶圆级封拆营业投进 20亿美圆；英特尔则公布 ，将在美国亚利桑那州投资200亿美圆建立晶圆厂，并扩展 其在亚利桑那州和俄勒冈州工场的Foveros/EMIB封拆营业，此外，还将投资先辈封拆的协做 项目，那方面的协做 对象次要是台积电。
先辈封测手艺能够进步封拆效率、降低成本、供给更好的性价比。目前来看，先辈封拆次要包罗倒拆（Flip Chip）、凸块（Bumping）、晶圆级封拆（Wafer level package）、2.5D封拆、3D封拆（TSV）等手艺。先辈封拆在降生之初只要WLP、2.5D和3D那几种，近年来，先辈封拆向各个标的目的快速开展，而每个开发相关手艺的公司都将本身的手艺独立定名，如台积电的InFO、CoWoS，日月光的FoCoS，Amkor的SLIM、SWIFT等。
在中国大陆地域，2015年以前，只要长电 科技 可以跻身全球前十，而在2017年，三家封测企业营收别离 增长 25%、28%、42%。长电 科技 一跃成为全球OSAT行业中收进 的第3名。
在手艺储蓄方面， 在大陆三大龙头封测企业傍边，长电 科技 的先辈封拆手艺优势最为凸起。据悉，其掌握 了Fan-out eWLB（embedded wafer level BGA），WLCSP（wafer-level chip scale packaging），SiP，Bumping，PoP（package on package）等高端封拆手艺。
5G需求最强烈
跟着手机越来越轻薄，在有限的空间里要塞进 更多组件，那就要求芯片的造造手艺和封拆手艺都要更先辈才气称心 市场需求。特殊 是在5G范畴，要用到MIMO手艺，天线数量和射频前端（RFFE）组件（PA、射频开关、收发器等）的数量大增，而那恰是先辈封拆手艺大显神通的时候。
目前来看，SiP手艺已经开展到了一个较为成熟的阶段，因为SoC良率提拔难度加大。为了称心 多芯片互联、低功耗、低成本、小尺寸的需求，SIP是一个不错的抉择 。SiP从封拆的角度动身，将多种功用芯片，如处置器、存储器等集成在一个封拆模块内，成底细关于SoC大幅度降低。别的，晶圆造造工艺已经来到7nm时代，后续还会往5nm、3nm挑战，但陪伴而来的是工艺难度将会急剧上升，芯片级系统集成的难度越来越大。SIP给芯片集成供给了一个既称心 性能需求又能削减尺寸的处理计划。
而为了称心 5G的需求，在SiP的根底上，封拆手艺还在演进。通过更先辈的封拆手艺，可处理产物尺寸过大、耗电及散热等问题，并操纵封拆体例将天线买进 末端产物，以提拔传输速度。
以5G手机为例，利用 讲究轻薄短小、传输快速，且整体效能取决于核心的利用 处置器（AP）芯片，而跟着5G高频波段的启用，负责传输信号的射频前端（RFFE）和天线设想也越来越复杂，需要先辈封拆手艺的撑持。
合作加剧
近几年，固然排名前十的厂商不断未有大的改变 ，但是它们之间的合作猛烈 水平日积月累，特殊 是市场对先辈封拆手艺的需求量快速增长，那也逐步成为了优良 封测企业的试金石。不只是传统的OSAT封测企业，近些年，一些IDM和晶圆代工场也在企业内部鼎力开展封测营业，以提拔其消费效率和自主才能，并且，那些企业研发的一般都是先辈的封测手艺。在那类企业中，典型代表就是台积电、三星和英特尔。
如台积电的InFO（Integrated Fan-Out），就是其标记性手艺。别的还有CoWoS（Chip on Wafer on Substrate）封拆手艺。该手艺是为处理能耗问题而开展出的2.5D封拆处理计划。此外，台积电还在研发和妥帖 其3D封拆手艺——SoIC。
近些年，为了提拔综合合作力，三星也在开展先辈封拆手艺，但与台积电比拟仍是有差距。代表手艺是“面板级扇出型封拆”FOPLP)，FOPLP是将输进 /输出端子电线转移至半导体芯片外部，进步性能的同时，也能降低消费成本。
英特尔自研的先辈封拆手艺是EMIB（嵌进 式多芯片互连桥接）2D封拆 和 Foveros 3D封拆。此外，还有用于以上封拆的先辈芯片互连手艺，包罗Co-EMIB、ODI和MDIO。
有了IDM和晶圆代工场的加进 ，封测业的合作或许将愈加猛烈 ，在多方权力的竞逐下，在不久的未来，不晓得传统OSAT封测企业的格局能否会被突破。
先辈造程工艺对封拆提出了更高要求，或者说，先辈封拆在必然水平上能够填补造程工艺的不敷。因而，比来几年，台积电和三星不竭在3D先辈封拆手艺方面加大投进 ，争取把更多的先辈手艺掌握 在本身手中。
在台积电2021 线上手艺研讨会期间，该公司披露了3DFabric系统整合处理计划，并将继续 扩展由三维硅仓库及先辈封拆手艺构成的3DFabric。
台积电指出，针对高性能运算利用 ，将于2021年供给更大的光罩尺寸，以撑持整合型扇出暨封拆基板（InFO_oS）和CoWoSR封拆计划，运用范畴 更大的规划规划来整合chiplet及高带宽内存。
此外，系统整合芯片方面，芯片仓库于晶圆之上的版本估量 本年完成7nm的验证，并于2022年在崭新的全主动化晶圆厂起头消费。
针对挪动利用 ，台积电则推出了InFO_B处理计划，将挪动处置器整合于轻薄精致 的封拆之中，供给强化的性能和功耗效率，而且撑持挪动设备芯片造造厂商封拆时所需的动态随机存取内存仓库。
台积电还将先辈封拆的营业拓展到了日本，那也需要一笔可看 的投资。日本经产省表达 ，台积电将在日本茨城县筑波市设立研发据点，总经费约370亿日元，日本政府将出资总经费约5成予以撑持。据悉，拥有领先封拆手艺的日本企业Ibiden、半导体安装厂商芝浦机械（Shibaura Machine ）等与半导体有关的约20家日本企业有看 参与研发，重点就是“小芯片”和3D封拆手艺。
三星研发的3D封拆手艺为X-Cube，该手艺操纵TSV封拆，可让多个芯片停止堆叠，造造出单一的逻辑芯片。
三星在7nm造程的测试过程中，操纵TSV 手艺将SRAM 堆叠在逻辑芯片顶部，那也使得在电路板的设置装备摆设上，可在更小的面积上拆载更多的存储单位。X-Cube还有诸多长处，如芯片间的信号传递间隔更短，以及将数据传送、能量效率提拔到更高。
三星表达 ，X-Cube可让芯片工程师在停止定造化处理计划的设想过程中，能享有更多弹性，也更切近他们的特殊 需求。
2020年至今，日月光在先辈封拆研发方面获得了多项功效，详细包罗：覆晶封拆方面，实现了7nm/10nm芯片造程手艺认证，14nm/16nm铜造程/超低介电芯片覆晶封拆利用 、银合金线于混合式覆晶球格阵列式封拆手艺；焊线封拆方面，开发了第二代先辈整合组件内埋封拆手艺、超细间距与线径铜/金焊线手艺，挪动式存储手艺、晶圆级扇出式RDL 打线封拆；晶圆级封拆方面，有扇出型30um芯片厚度研磨前切割手艺、8 Hi HBM CPD晶圆高精准度(+/-2um)研磨手艺、晶圆穿导孔、玻璃基板封拆、晶圆级芯片尺寸六面庇护封拆手艺开发、扇出型PoP芯片产物开发、晶粒贴合晶圆造程手艺；先辈封拆与模组方面，开发了低功耗天线设想与封拆手艺、可弯曲基板及封拆手艺、双面薄化无线通信模组手艺、5G天线封拆等；面板级封拆方面，开发了扇出型动态抵偿光罩之面板级封拆手艺。
在此根底上，日月光将在2021年继续 扩展 先辈造程与产能规模，特殊 是在5G、SiP、感应器、车用电子及智能型安装方面，会进一步加大投进 力度。此外，估量 多芯片及感应器相关需求会增加。
结语
封拆关于提拔芯片整体性能越来越重要，跟着先辈封拆朝着小型化和集成化的标的目的开展，手艺壁垒不竭进步。将来，先辈封拆市场规模有看 快速提拔，手艺领先的龙头厂商则会享受更大盈利。
晶圆 集成电路 设备 汽车 芯片 存储 台积电 AI 封拆
MDIO接口1. MDIO接口
SMI：串行治理 接口（Serial Management Interface），也被称做MII治理 接口（MII Management Interface），包罗MDC和MDIO两条信号线。MDIO是一个PHY的治理 接口，用来读/写PHY的存放器，以掌握 PHY的行为或获取PHY的形态，MDC为MDIO供给时钟。
MDIO本来是为MII总线接口定义的，MII用于毗连MAC和PHY，包罗两种信号接口：
1. 一个数据接口用于MAC和PHY之间领受和发送以太网帧数据。
2. 一个PHY治理 接口，即MDIO，用于读写每个PHY的掌握 存放器和形态存放器，以到达掌握 PHY行为和监控PHY形态的目标。
MDIO是双向的，只撑持 一个 MAC毗连 最多32个 PHY的毗连体例，且MAC做为master，PHY做为slave。在写PHY存放器的时候，由MAC驱动MDIO向PHY写进 数据；在读PHY存放器时，前半段由MAC驱动发送存放器地址，后半段由PHY驱动回复存放器的值。
MDC要求由MAC输出，长短周期性的，即不要求供给固定频次的时钟，关于PHY芯片则做为输进 ，以在 上升沿 触发MDIO的读写。MDC的时钟频次能够是DC-2.5MHz，即最小的时钟周期为400ns。
2. MDIO数据传输协议
MDIO数据格局定义在IEEE 802.3以太网原则 中，如下图所示（数据传输挨次为从左至右）：
Preamble
(32bits)
Start
(2bits)
OP Code
(2bits)
PHYAD
(5bits)
REGAD
(5bits)
Turn Around
(2bits)
Data
(16bits)
Idle
Read1.......10110A4A3A2A1A0R4R3R2R1R0Z0D15.......D0Z*
Write1.......10101A4A3A2A1A0R4R3R2R1R010D15.......D0Z*
上图中*表达 高组态，那时MDIO的形态由一个外部的1.5KΩ电阻决定。
Preamble+Start ：32bits的前导码以及2bit的起头位。
OP Code ：2bits的操做码，10表达 读，01表达 写。
PHYAD ：5bits的PHY地址，一般PHY地址从0起头挨次编号，例如6口switch中PHY地址为0-5。
REGAD ：5bits的存放器地址，即要读或写的存放器。
Turn Around ：2bits的TA，在读号令中，MDIO在此时由MAC驱动改为PHY驱动，并期待一个时钟周期预备 发送数据。在写号令中，不需要MDIO标的目的发作改变 ，则只是期待两个时钟周期预备 写进 数据。
Data ：16bits数据，在读号令中，PHY芯片将读到的对应PHYAD的REGAD存放器的数据写到Data中，在写号令中，MAC将要写进 对应PHYAD的REGAD存放器的值写进 Data中。
Idle ：闲暇 形态，此时MDIO无源驱动，处高阻形态，但一般用上拉电阻使其处在高电平。
需要重视 的是，为了包管PHY能准确 摘 样，当MAC向MDIO写数据的时候，需要在MDC的上升沿之前就把数据写到MDIO上，要求期待10ns以上再发出一个MDC的上升沿。而为了包管MAC能准确 摘 样，当PHY向MDIO写数据时，那个clock-to-data的delay时间范畴 能够是0-300ns（小于上面提到的400ns）。那个规定使接口的实现变得简单，但必然水平上限造了总线带宽。
IEEE 802.3还定义了扩展的SMI数据格局，包罗read，write以及set address和readincrement，不外我们在此不做讨论。
PHY和MAC芯片凡是都内置MDIO读写的实现，我们只需要根据硬件手册布线，根据软件手册来操做MDIO的读写即可，一般不需要本身实现MDIO的读写操做。
下面以获取和设置某个PHY的速度和双工形式为例，我们来看一下现实MDIO的波形。Register 0是PHYControl存放器，能够设置PHY的速度和双工形式。
MDC的波形如下：
我在挠 波形的时候没有将MDC和MDIO一路挠 ，所以看不出两者的关系，抱愧~
1. 读取PHY6的register 0：
上面中MDIO上的数据为：
T表达 Turn Around，能够看到在读数据的时候发作了两次TA：一次在MAC发送完REGAD后起头领受PHY的data之前，MDIO由MAC驱动改为PHY驱动；一次在PHY发送完data后，MDIO从头改为MAC驱动的时候。
2. 将PHY5设置为强逼 10M全双工，设置PHY5的register 0为0x0100：
上图中MDIO上的数据为：
写的时候不断都是MAC驱动MDIO，因而不存在MDIO源的改动。
3. 测验考试用GPIO模仿MDC/MDIO
在某些芯片上可能没有供给MDC/MDIO接口，能够通过GPIO（General Purpose Input/Output）来模仿，GPIO可实现串行输进 输出，且一般CPU上会供给良多GPIO接供词用户自定义利用。
每组SMI需要两个GPIO口别离 来模仿MDC和MDIO，起首需要包管那两个GPIO口不做其他用处，且响应的复用形式设置为GPIO形式。
模仿MDC很简单，就是将响应GPIO设置为输出形式（由MAC供给时钟），在MDIO上发送和读取数据时供给时钟即可，对时钟频次没有太严厉 的要求，在前面已做了阐明 。详细来说，向GPIO写0即为低电平，向GPIO写1即为高电平，电平继续 时间可通过usleep期待或施行数条空指令来实现。
模仿MDIO就是实现一套read/write时序，也通过向GPIO写0或写1实现，实现TA则为改动GPIO的输进 /输出形式，而read的后半段即为从GPIO上读数据。
需要用到的GPIO存放器为GPIO_DIR，GPIO_DATA和GPIO_IE：
GPIO_DIR ：用于设置装备摆设GPIO的标的目的为输进 或输出，当GPIO为输进 时，MAC可读取GPIO上的数据，当GPIO为输出时，MAC可向GPIO上写数据。
GPIO_DATA ：当GPIO为输进 时，GPIO_DATA即为GPIO上的数据，当GPIO为输出时，向GPIO_DATA写数据即写到了GPIO上。
GPIO_IE ：GPIO做为输进 时可做为中断源，在用GPIO模仿SMI时，要封闭响应GPIO线的中断。
那三个存放器的详尽 用法要参考响应芯片的datasheet。
关于GPIO模仿SMI的详细软件实现，那里不再介绍，有了上述根底常识，应该很随便 实现。 关于Linux系统，内核中供给了一个mdio-bitbang.c，里面实现了一套软件实现的MDIO/MDC接口时序可供参考。
DSP的收集MDIO接口怎么用?如今你会用了吗，想请教你呢，能不克不及把你对那个东东用的感触感染写出来呢？ 查看原帖